Verilog-Evolve：反馈驱动与技能进化的 Verilog 生成

Verilog 生成自我进化反馈驱动硬件设计技能学习

摘要

针对现有大模型生成 Verilog 代码缺乏实用性的问题，本文提出 Verilog-Evolve 框架。该框架采用反馈驱动机制，通过功能仿真、综合及时序代理评估候选代码，并将最优解提升为主版本。更重要的是，系统维护模块化技能指导，依据任务上下文检索技能，并通过创建、改进或跳过决策，利用历史日志实现跨任务的技能进化。实验表明，该方法显著提升了代码的功能成功率、下游友好性及泛化能力。

AI 推荐理由

论文核心提出跨会话技能进化机制，通过反馈驱动实现自我改进与版本迭代。

研究机构

The Chinese University of Hong Kong Huawei Technologies Co., Ltd

论文信息

作者 Zehua Pei, Hui-Ling Zhen, Yu Zhang, Sinno Jialin Pan, Mingxuan Yuan et al.

发布日期 2026-05-26

arXiv ID 2605.26498